
Taschenbuch Digitaltechnik
Beschreibung
Alles über E-Books | Antworten auf Fragen rund um E-Books, Kopierschutz und Dateiformate finden Sie in unserem Info- & Hilfebereich.
Weitere Details
Weitere Ausgaben
Andere Ausgaben

Personen
ISNI: 0000 0000 2207 3906
ISNI: 0000 0000 3258 9965
Inhalt
- Intro
- Inhalt
- Vorwort
- Vorwort zur ersten Auflage
- Vorwort zur fünften Auflage
- 1 Grundlagen
- 1.1 Einführung in die Digitaltechnik
- 1.1.1 Analoge und digitale Signale
- 1.1.2 Umsetzung zwischen analogen und digitalen Werten
- 1.1.3 Binäre Zustände
- 1.1.4 Zeichen, Alphabet und Code
- 1.1.5 Mehrwertige Logik
- 1.1.6 Programmierbare digitale Systeme
- 1.2 Klassifizierung von digitalen Schaltungen
- 1.2.1 Zeitunabhängige Schaltungen
- 1.2.2 Zeitabhängige Schaltungen
- 1.3 Zielfunktionen
- 1.3.1 Zielfunktionen in der Rechnertechnik
- 1.3.2 Zielfunktionen in der Kommunikationstechnik
- 1.3.3 Weitere Zielfunktionen
- 1.4 Einheiten und Größen der Digitaltechnik
- 2 Halbleitertechnologie und Schaltungstechnik
- 2.1 Einführung
- 2.2 Technologische Grundlagen
- 2.2.1 Eigenschaften von Atomen im Verbund
- 2.2.2 Eigenschaften von Halbleitern
- 2.2.3 Herstellung von Halbleitern
- 2.2.4 Skalierung von Halbleiterbauelementen
- 2.2.5 Weiterentwicklung von Halbleitern
- 2.3 Bauelemente
- 2.3.1 Bipolardioden
- 2.3.2 Bipolartransistoren
- 2.3.3 Feldeffekttransistoren
- 2.3.3.1 Isolierschicht-FET
- 2.3.3.2 Sperrschichtisolierte FET
- 2.3.4 CMOS-Technologien
- 2.3.5 Metallisierungssysteme
- 2.4 Schaltungstechniken
- 2.4.1 Überblick
- 2.4.2 Transistor-Transistor-Logik (TTL)
- 2.4.3 ECL
- 2.4.4 NMOS
- 2.4.5 CMOS
- 2.4.5.1 Grundaufbau
- 2.4.5.2 Zeitverhalten
- 2.4.5.3 Transmission-Gates
- 2.4.6 BiCMOS
- 2.4.7 Ausgangsschaltungen
- 3 Zahlensysteme und Codierung
- 3.1 Zahlensysteme
- 3.1.1 Additionssysteme
- 3.1.2 Stellenwertsysteme
- 3.1.3 Zahlensystemkonvertierung
- 3.2 Binäre Codierung von Zahlen und Zeichen
- 3.2.1 Darstellung positiver ganzer Zahlen
- 3.2.2 Darstellung negativer ganzer Zahlen
- 3.2.3 Darstellung rationaler Zahlen
- 3.2.3.1 Festkommadarstellung
- 3.2.3.2 Gleitkommadarstellung
- 3.2.4 Tetraden-Codes
- 3.2.5 Zeichencodes
- 3.2.5.1 ASCII
- 3.2.5.2 ISO 8859
- 3.2.5.3 Unicode
- 3.2.5.4 Universal Transformation Format (UTF)
- 3.3 Grundbegriffe der Codierungstheorie
- 3.4 Quellencodierung
- 3.4.1 Grenzen der Kompression
- 3.4.1.1 Informationsgehalt und Entropie
- 3.4.1.2 Theorem von Shannon
- 3.4.2 Verlustfreie Kompression
- 3.4.2.1 Fano-Codierung
- 3.4.2.2 Huffman-Codierung
- 3.4.2.3 Lauflängencodierung
- 3.4.2.4 Lempel-Ziv-Codierung
- 3.4.2.5 Arithmetische Codierung
- 3.4.3 Verlustbehaftete Kompression
- 3.4.3.1 Sprachkompression
- 3.4.3.2 Bildkompression
- 3.4.3.3 Audio- und Videokompression
- 3.5 Kanalcodierung
- 3.5.1 Hamming- und Code-Distanz
- 3.5.2 Fehlererkennende Codes
- 3.5.2.1 Paritäts-Codes
- 3.5.2.2 CRC-Codes
- 3.5.3 Fehlerkorrigierende Codes
- 3.5.3.1 Hamming-Code
- 3.5.3.2 Matrix-Codes
- 3.5.4 Grenzen der Datenübertragung
- 3.6 Leitungscodierung
- 3.7 Modulation
- 4 Boole'sche Algebra
- 4.1 Grundlagen
- 4.1.1 Elementare Boole'sche Operatoren
- 4.1.1.1 Null- und Eins-Theoreme
- 4.1.1.2 Idempotenz
- 4.1.1.3 Komplement
- 4.1.2 Boole'sche Funktionen
- 4.1.2.1 Funktionen mit einem Eingang und Ausgang
- 4.1.2.2 Funktionen mit zwei Eingängen
- 4.1.2.3 Boole'sche Funktionen mehrerer Variabler
- 4.1.3 Rechenregeln der Schaltalgebra
- 4.1.3.1 Kommutativgesetze
- 4.1.3.2 Assoziativgesetze
- 4.1.3.3 Distributivgesetze
- 4.1.3.4 Kürzungsregeln
- 4.1.3.5 De Morgan'sche Gesetze
- 4.1.3.6 Dualitätsprinzip, Shannon'sches Gesetz
- 4.1.4 Vollständige Logiksysteme
- 4.1.4.1 Vollständiges System aus UND, ODER, NICHT
- 4.1.4.2 Vollständige Systeme mit NAND- oder mit NOR-Operator
- 4.2 Normalformen
- 4.2.1 Disjunktive Normalform (DNF)
- 4.2.1.1 Minterm
- 4.2.1.2 DNF-Beschreibung Boole'scher Funktionen
- 4.2.2 Konjunktive Normalform (KNF)
- 4.2.2.1 Maxterm
- 4.2.2.2 KNF-Beschreibung Boole'scher Funktionen
- 4.2.3 Vertauschen der UND/ODER-Operatoren
- 4.3 Minimieren Boole'scher Funktionen
- 4.3.1 Minimierungsverfahren
- 4.3.2 KV-Diagramm
- 4.3.2.1 KV-Diagramm für zwei Eingangsvariablen
- 4.3.2.2 KV-Diagramm für drei Eingangsvariablen
- 4.3.2.3 KV-Diagramme mit bis zu sechs Eingangsvariablen
- 4.3.2.4 Implikanten
- 4.3.2.5 Bestimmung der Minimalform Boole'scher Funktionen
- 4.3.3 Ausnutzen von Redundanzen
- 4.3.4 Verfahren von Quine und McCluskey
- 4.4 Funktionszerlegung
- 4.4.1 Disjunkte Zerlegung
- 4.4.2 Iterative Zerlegung
- 4.4.3 Shannon-Zerlegung
- 4.4.4 Geordnete binäre Entscheidungsgraphen
- 5 Kombinatorische Schaltungen
- 5.1 Wichtige Grundschaltungen
- 5.1.1 Multiplexer
- 5.1.1.1 Funktionsweise eines Multiplexers
- 5.1.1.2 Schaltsymbol
- 5.1.1.3 Realisierung Boole'scher Funktionen
- 5.1.2 Demultiplexer
- 5.1.2.1 Funktionsweise eines Demultiplexers
- 5.1.2.2 Schaltsymbol
- 5.1.2.3 Realisierung Boole'scher Funktionen
- 5.1.3 Code-Umsetzer
- 5.1.3.1 Prioritäts-Encoder
- 5.1.3.2 Binär/Gray-Code-Umsetzer
- 5.1.4 Addition und Subtraktion von Zahlen
- 5.1.4.1 Addition einzelner Bits
- 5.1.4.2 Addition positiver Festkommazahlen
- 5.1.4.3 Addition von 2er-Komplementzahlen
- 5.1.4.4 Subtraktion von Festkommazahlen
- 5.1.4.5 Rechenwerk zur Addition und Subtraktion
- 5.1.4.6 Beschleunigung der Addition
- 5.2 Hazards
- 5.2.1 Entstehung von Hazards
- 5.2.2 Eliminieren von Hazards
- 5.3 Schaltungen mit externer asynchroner Rückkopplung
- 5.3.1 Gedankliche Auftrennung der Rückkopplungssignale
- 5.3.2 Spezifikation asynchron rückgekoppelter Schaltungen
- 5.3.2.1 Spezifikation mittels Funktionstabelle
- 5.3.2.2 Spezifikation durch Zustandsdiagramm
- 5.3.3 Realisierung asynchron rückgekoppelter Schaltungen
- 6 Sequenzielle Schaltungen
- 6.1 Grundlagen
- 6.1.1 Realisierung von bistabilen Kippstufen (Flipflops)
- 6.1.1.1 Grundlegendes
- 6.1.1.2 Asynchrone Flipflops
- 6.1.1.3 Synchrone Flipflops
- 6.1.2 Zeitverhalten von Flipflops
- 6.1.3 Schmitt-Trigger
- 6.2 Asynchrone Schaltwerke
- 6.3 Synchrone Schaltwerke
- 6.3.1 Endliche Zustandsautomaten
- 6.3.1.1 Übersicht
- 6.3.1.2 Diskretisierung der Zeit
- 6.3.1.3 Entwurf endlicher Zustandsautomaten
- 6.3.1.4 Modellierung endlicher Zustandsautomaten
- 6.3.1.5 Codierung
- 6.3.2 Timing-Bedingungen
- 6.3.2.1 Synchroner Fall
- 6.3.2.2 Taktversatz
- 6.3.2.3 Minimierung des Taktversatzes
- 6.3.3 Pipelining
- 6.3.4 Verlustleistung
- 6.3.5 Hilfsschaltungen
- 6.3.5.1 Realisierung von Multivibratoren (Oszillatoren)
- 6.3.5.2 Realisierung von Reset-Schaltungen
- 6.4 Zähler und Frequenzteiler
- 6.4.1 Asynchrone Zähler
- 6.4.2 Synchrone Zähler
- 6.5 Schieberegister
- 7 Entwurfsverfahren für digitale Schaltungen
- 7.1 Schritte im Entwurfsprozess
- 7.2 Modellierung digitaler Systeme
- 7.2.1 Modelleingabe
- 7.2.1.1 Schaltplaneingabe
- 7.2.1.2 HDL-Modelleingabe
- 7.2.1.3 Grafische Modelleingabe
- 7.2.2 Einfaches Entwurfsbeispiel
- 7.2.2.1 Spezifikation auf algorithmischer Ebene
- 7.2.2.2 Strukturierung auf RT-Ebene
- 7.2.2.3 Verhaltensmodellierung auf RT-Ebene
- 7.2.2.4 Synthese und Implementierung des RT-Modells
- 7.2.2.5 Analyse auf Gatterebene
- 7.2.2.6 Redesign als Ripple-Carry-Addierer
- 7.2.2.7 Gatternetzliste einer CPLD-Implementierung
- 7.2.2.8 Übergang auf die Transistorebene
- 7.3 Simulation
- 7.3.1 Grundlagen der Simulation
- 7.3.1.1 Simulationsarten
- 7.3.1.2 Simulationsmethoden
- 7.3.1.3 Grenzen der Simulation
- 7.3.1.4 Verzögerungsmodelle
- 7.3.2 Ereignisgesteuerte Simulation
- 7.4 Synthese
- 7.4.1 Verhaltenssynthese
- 7.4.2 RT-Synthese
- 7.5 Physische Implementierung
- 7.5.1 Translate
- 7.5.2 Technology Mapping
- 7.5.2.1 CPLD-Optimierung
- 7.5.2.2 Mehrstufige Logikoptimierung
- 7.5.2.3 Optimierung für SRAM-FPGAs
- 7.5.3 Place & Route
- 7.5.4 Neuere Trends
- 7.6 Verifikation
- 7.6.1 Funktionale Verifikation
- 7.6.1.1 Verifikationssimulation
- 7.6.1.2 Hardware-Emulation
- 7.6.1.3 FPGA-Prototypen
- 7.6.2 Statische Timinganalyse
- 7.6.3 Formale Verifikation
- 7.6.3.1 Logikverifikation
- 7.6.3.2 Verifikation durch Modellprüfung
- 7.7 Entwicklungstrends
- 7.7.1 Hierarchisierung
- 7.7.2 Hardware-Software-Codesign
- 8 Hardware-Modellierung
- 8.1 Hardware-Beschreibungssprachen
- 8.2 VHDL
- 8.2.1 Grundkonzepte von VHDL
- 8.2.1.1 Sprachelemente
- 8.2.1.2 Schnittstellenbeschreibung durch entity, port und generic
- 8.2.1.3 Architekturbeschreibung und lokale Signale
- 8.2.1.4 Datenflussbeschreibung durch nebenläufige Signalzuweisungen
- 8.2.1.5 Verhaltensbeschreibungen durch Prozesse
- 8.2.1.6 Strukturbeschreibung mit Komponenten
- 8.2.1.7 Unterprogramme
- 8.2.1.8 Verwendung von Bibliotheken
- 8.2.1.9 Testumgebungen
- 8.3 VHDL-AMS
- 8.3.1 VHDL-AMS-Konzepte
- 8.3.2 Verhaltensbeschreibungen
- 8.3.3 Strukturmodelle
- 8.4 Verilog HDL
- 8.4.1 Sprachelemente
- 8.4.2 Strukturelle Beschreibung
- 8.4.3 Verhaltensbeschreibung
- 8.5 SystemC
- 8.5.1 Grundkonzepte von SystemC
- 8.5.2 RT-Verhaltensbeschreibungen
- 8.5.3 Strukturbeschreibungen
- 8.5.4 Entwurf einer Testbench
- 8.5.5 Besonderheiten bei der Verwendung von Signalen und Variablen
- 9 Test und Diagnose
- 9.1 Grundlagen
- 9.2 Fehlermodelle und Testmethoden
- 9.2.1 Ausbeutemodelle
- 9.2.2 Fehlermodelle
- 9.3 Testmustererzeugung und Fehlersimulation
- 9.3.1 Schaltungspartitionierung und Fehlerreduktion
- 9.3.2 Fehlersimulation
- 9.3.3 Testbarkeitsmaße und Zufallstests
- 9.3.4 Automatische Testmustererzeugung
- 9.3.5 Diagnostische Tests
- 9.3.6 Testmethoden ohne Haftfehlerannahme
- 9.3.7 Teststrategien und Produktqualität
- 9.4 Prüfgerechter Entwurf
- 9.4.1 Prüfpfadbasierender Entwurf
- 9.4.2 Ad-hoc-Techniken des prüfgerechten Entwurfs
- 9.4.3 Verlustleistung im Testbetrieb
- 9.5 Selbsttest und eingebetteter Test
- 9.5.1 Prüfpfadbasierender Selbsttest
- 9.5.2 Mustererzeugung im Selbsttest
- 9.5.3 Auswertung der Testantworten im Selbsttest
- 9.5.4 Eingebetteter Test
- 9.6 Test von Speicherfeldern
- 9.7 Standardisierung
- 9.7.1 IEEE 1149.1 Boundary Scan (JTAG)
- 9.7.2 Standard zum Test von System-on-a-Chip (SoC)
- 10 Realisierung digitaler Schaltwerke
- 10.1 Grundlagen
- 10.1.1 Layout
- 10.1.2 Chip-Layout
- 10.1.3 Entwurfsarten
- 10.2 Full-Custom-Entwurf
- 10.3 Semi-Custom-Entwurf
- 10.3.1 Standardzellentwurf
- 10.3.2 Gate-Array
- 10.3.3 Embedded-Array
- 10.4 Systemintegration
- 10.4.1 Anforderungen und Herausforderungen
- 10.4.2 Bereitstellung von Makros
- 10.4.3 Positionierung der Hersteller
- 10.4.4 SoC-Standards
- 10.4.5 Produktbeispiele von Makros
- 10.4.5.1 Voraussetzungen
- 10.4.5.2 Speicher
- 10.4.5.3 Prozessorkerne
- 10.4.5.4 Kommunikationscontroller
- 10.4.5.5 Schnittstellen
- 10.4.5.6 Proprietäre Bibliotheken
- 10.4.6 Erweiterungen
- 11 Digitale Halbleiterspeicher
- 11.1 Übersicht
- 11.2 Halbleiterspeicher - Einteilung, Strukturen, Kenngrößen
- 11.2.1 Einteilung von Halbleiterspeichern
- 11.2.2 Strukturen von Matrixspeichern
- 11.2.3 Kenngrößen von Halbleiterspeichern
- 11.3 Flüchtige Speicher
- 11.3.1 SRAM
- 11.3.1.1 SRAM-Speicherzelle
- 11.3.1.2 SRAM-Bausteine
- 11.3.2 DRAM
- 11.3.2.1 DRAM-Speicherzelle
- 11.3.2.2 DRAM-Bausteine
- 11.3.2.3 Weiterentwicklung von DRAM-Technologien
- 11.3.3 SDRAM und DDR-RAM
- 11.3.3.1 SDRAM
- 11.3.3.2 Ansätze zur Erhöhung der Datentransferrate
- 11.3.3.3 DDR-RAM
- 11.3.4 Kenngrößen von SRAM und DRAM
- 11.3.5 Weiterentwicklungen flüchtiger Speicher
- 11.4 Nichtflüchtige Speicher
- 11.4.1 Maskenprogrammierte ROM
- 11.4.2 PROM
- 11.4.3 EPROM
- 11.4.3.1 EPROM-Speicherzelle
- 11.4.3.2 Programmierung der FAMOS-Speicherzelle
- 11.4.3.3 Lesen einer FAMOS-Speicherzelle
- 11.4.3.4 Löschen einer FAMOS-Zelle
- 11.4.3.5 EPROM-Bausteine
- 11.4.4 EEPROM
- 11.4.4.1 EEPROM-Speicherzellen
- 11.4.4.2 Programmieren von EEPROM-Zellen
- 11.4.4.3 Löschen von EEPROM-Zellen
- 11.4.4.4 Lesen von EEPROM-Zellen
- 11.4.4.5 EEPROM-Baustein
- 11.4.5 Flash-EEPROM
- 11.4.5.1 Flash-EEPROM-Speicherzelle
- 11.4.5.2 Flash-Architekturen
- 11.4.5.3 Flash-Bausteine
- 11.4.5.4 Weiterentwicklungen der Flash-Technologie
- 11.5 NVRAM/NOVRAM
- 11.5.1 Überblick
- 11.5.2 Flüchtige RAM-Speicher mit Energiespeichern
- 11.5.3 RAM-/EEPROM-(Flash-EEPROM-)Architekturen
- 11.5.4 Ferroelectric RAM (FeRAM/FRAM)
- 11.5.5 Magnetoresistives RAM (MRAM)
- 11.5.6 Phase Change RAM (PCRAM, PRAM)
- 11.6 Entwicklungstrends
- 12 Mikroprozessortechnik
- 12.1 Einführung
- 12.1.1 Bestandteile eines Mikrocomputers
- 12.1.2 Gegenstand der Mikroprozessortechnik
- 12.1.3 Historische Entwicklung
- 12.1.4 Differenzierung von Mikroprozessoren
- 12.2 Aufbau und Funktion einfacher Mikroprozessoren
- 12.2.1 Komponenten eines Mikroprozessors
- 12.2.1.1 Register
- 12.2.1.2 ALU
- 12.2.1.3 Steuerwerk
- 12.2.1.4 Adresswerk
- 12.2.1.5 Systembus
- 12.2.2 Ausgewählte Funktionsprinzipien
- 12.2.2.1 Ablauf der Befehlsabarbeitung
- 12.2.2.2 Bussteuerung
- 12.2.2.3 Stackfunktion
- 12.2.2.4 Polling und Interrupt-Steuerung
- 12.2.3 Basis-Architekturen
- 12.2.3.1 Vorbemerkungen
- 12.2.3.2 CISC-Prozessoren
- 12.2.3.3 RISC-Prozessoren
- 12.3 Programmiermodell eines Mikroprozessors
- 12.3.1 Registersatz
- 12.3.2 Speichermodell
- 12.3.3 Befehlssatz
- 12.3.4 Adressierungsarten
- 12.4 Erhöhung der Verarbeitungsleistung
- 12.4.1 Pipelining
- 12.4.2 Cache-Speicher
- 12.4.3 Superskalare Prozessoren
- 12.4.4 Multicore-Prozessoren
- 12.5 Architekturmerkmale zweier ausgewählter Mikroprozessoren
- 12.5.1 ARM Cortex-A9
- 12.5.2 RISC-V-Architektur
- 12.6 Neuromorphic Computing
- 12.6.1 Vom biologischen Vorbild zum technischen Konzept
- 12.6.1.1 Neuron- und Synapsenmodelle
- 12.6.1.2 Neuromorphe Basisschaltungen
- 12.6.2 Architekturen
- 12.6.2.1 Schichtenmodell
- 12.6.2.2 Designkomplexität, synaptische Signalübertragung und Routing
- 12.6.2.3 Speicher- und Verarbeitungsintegration
- 12.6.3 Lernmechanismen und Inferenz
- 12.6.4 Aktuelle Trends und Marktentwicklung
- 12.6.4.1 Aktuell führende neuromorphe Forschungschips
- 12.6.4.2 Aktuell verfügbare kommerzielle neuromorphe Chips und Produktfamilien
- 12.6.4.3 Marktentwicklung
- 12.7 Trends
- 13 Architekturen programmierbarer Logikbausteine
- 13.1 Programmierbare Logikbausteine
- 13.1.1 Allgemeines PLD-Modell
- 13.1.2 Basisblöcke
- 13.1.2.1 Logikblöcke in Look-Up-Table-Struktur
- 13.1.2.2 Logikblöcke in PAL-Struktur
- 13.1.2.3 Logikblöcke mit Multiplexer
- 13.1.2.4 Speicherfunktion mit Bypass
- 13.1.2.5 Aufbau des konfigurierbaren Routings
- 13.1.3 Input-/Output-Blöcke
- 13.1.3.1 Speicher- und Pufferfunktionen bei I/O
- 13.1.3.2 Elektrische Anpassungen im I/O-Block
- 13.1.4 Programmiertechnologien
- 13.1.4.1 Pass-Transistoren
- 13.1.4.2 Technologien im PLD-Codespeicher
- 13.1.5 Aufbau von Simple- und High-Density-PLDs
- 13.1.5.1 Simple-PLDs
- 13.1.5.2 High-Density-PLDs
- 13.1.6 Klassifizierungen
- 13.1.6.1 Klassifizierung nach Mikroarchitektur
- 13.1.6.2 Klassifizierung nach Programmierbarkeit
- 13.1.6.3 Weiterentwicklungen
- 13.2 Übersicht zu Herstellern von PLDs
- 13.2.1 Programmierbare Logikbausteine
- 13.2.2 Software-definierte Mikroprozessorkerne
- 13.3 Simple Programmable Logic Devices (SPLD)
- 13.4 Complex Programmable Logic Devices (CPLD)
- 13.4.1 Basisarchitektur
- 13.4.2 Erweiterungen
- 13.4.2.1 Erweiterung der PAL-Struktur
- 13.4.2.2 Integration von SRAM-basiertem Datenspeicher
- 13.4.2.3 Hierarchische Organisation des Bausteins
- 13.5 Field-Programmable Gate Arrays (FPGA)
- 13.5.1 Basisarchitektur
- 13.5.2 Erweiterungen
- 13.5.2.1 Zusammenfassung der Look-Up Tables (LUT)
- 13.5.2.2 Integration von SRAM-basierten Datenspeichern
- 13.5.2.3 Integration von Elementen zur arithmetischen Verarbeitung
- 13.6 Field-Programmable Function Arrays (FPFA)
- 14 Digital/Analog-Umsetzer und Analog/Digital-Umsetzer
- 14.1 Grundlagen der Digitalisierung und Analogisierung
- 14.1.1 Digitale Systeme mit ADC und DAC
- 14.1.2 Abtastung, Quantisierung und Rekonstruktion
- 14.1.3 Weitere Kenngrößen von ADC und DAC
- 14.2 Digital/Analog-Umsetzer (DAC)
- 14.2.1 Grundprinzipien der Digital/Analog-Umsetzung
- 14.2.2 Umsetzer mit Widerstandskettenleitern
- 14.2.3 Umsetzer mit geschalteten Stromquellen
- 14.2.4 Umsetzer mit Pulsweitenmodulator
- 14.2.5 Umsetzer mit Sigma-Delta-Modulation
- 14.2.6 DAC im Signalweg
- 14.2.7 Stand der Technik
- 14.3 Analog/Digital-Umsetzer
- 14.3.1 Grundprinzipien der Analog/Digital-Umsetzung
- 14.3.2 Umsetzer mit Parallelverfahren
- 14.3.3 Parallelumsetzer mit Pipeline
- 14.3.4 Umsetzer mit sukzessiver Approximation
- 14.3.5 Umsetzer mit Integration
- 14.3.6 Umsetzer mit Sigma-Delta-Modulator
- Anhang
- ASCII-Tabelle
- ASCII-Steuerzeichen
- Schaltzeichen und ihre Bedeutung
- Abkürzungsverzeichnis
- Literaturverzeichnis
- Index
Systemvoraussetzungen
Dateiformat: PDF
Kopierschutz: Wasserzeichen-DRM (Digital Rights Management)
Systemvoraussetzungen:
- Computer (Windows; MacOS X; Linux): Verwenden Sie zum Lesen die kostenlose Software Adobe Reader, Adobe Digital Editions oder einen anderen PDF-Viewer Ihrer Wahl (siehe E-Book Hilfe).
- Tablet/Smartphone (Android; iOS): Installieren Sie bereits vor dem Download die kostenlose App Adobe Digital Editions oder die App PocketBook (siehe E-Book Hilfe).
- E-Book-Reader: Bookeen, Kobo, Pocketbook, Sony, Tolino u.v.a.m.
Das Dateiformat PDF zeigt auf jeder Hardware eine Buchseite stets identisch an. Daher ist eine PDF auch für ein komplexes Layout geeignet, wie es bei Lehr- und Fachbüchern verwendet wird (Bilder, Tabellen, Spalten, Fußnoten). Bei kleinen Displays von E-Readern oder Smartphones sind PDF leider eher nervig, weil zu viel Scrollen notwendig ist. Mit Wasserzeichen-DRM wird hier ein „weicher” Kopierschutz verwendet. Daher ist technisch zwar alles möglich – sogar eine unzulässige Weitergabe. Aber an sichtbaren und unsichtbaren Stellen wird der Käufer des E-Books als Wasserzeichen hinterlegt, sodass im Falle eines Missbrauchs die Spur zurückverfolgt werden kann.
Weitere Informationen finden Sie in unserer E-Book Hilfe.