Rechnerorganisation

1 Grundlagen klassischer Rechnerorganisation.- 1.1 Information, Algorithmen, Automaten.- 1.1.1 Materie- und Informationsprozesse.- 1.1.2 Codierung von Information und Algorithmen.- 1.1.3 Programmsteuerung und Datenverarbeitung.- 1.1.4 Automaten.- 1.2 Elementare Maschinen.- 1.2.1 Die Turing-Maschine.- 1.2.2 Die In-/Dekrementier-Maschine (Zählmaschine).- 1.2.3 Die Exor-/And-Maschine (Logikmaschine).- 1.2.4 Maschinelle Verarbeitung von Daten.- 1.2.5 Maschinelle Codierung von Programmen.- 1.3 Der klassische v.-Neumann-Rechner.- 1.3.1 Geschichtliche Bedeutung.- 1.3.2 Architektur.- 1.3.3 Mikroalgorithmen für 2-Komplement-Zahlen.- 1.3.4 Die wichtigsten Maschinenbefehle.- 1.3.5 Die wichtigsten Adreßmodifizierungen.- 1.4 Der klassische 2-Phasen-Assembler.- 1.4.1 Geschichtliche Entwicklung.- 1.4.2 Die wichtigsten Assembleranweisungen.- 1.4.3 Die wichtigsten Adreßrechnungen.- 1.4.4 Aufbau eines 2-Phasen-Assemblers.- 2 Prozessorentwurf und Mikroprogrammierung.- 2.1 Einteilung von Rechnern nach Befehlsformaten.- 2.1.1 Adreßanzahl gegenüber Adreßlänge.- 2.1.2 n+l-Adreß-Rechner.- 2.1.3 n-Adreß-Rechner.- 2.1.4 0-Adreß-Rechner.- 2.2 Aufwands-, geschwindigkeits- und durchsatzoptimale Systeme.- 2.2.1 Organisationsformen.- 2.2.2 Seriell- gegenüber Parallelorganisation.- 2.2.3 Fließbandorganisation.- 2.3 Mikroprogrammierung und Prozessorstrukturen.- 2.3.1 Die Maschine in der Maschine.- 2.3.2 CISC-Architekturen.- 2.3.3 RISC-Architekturen.- 2.3.4 Reguläre Register- und Busstrukturen.- 2.4 Prozessoren einiger typischer Rechnerarchitekturen.- 2.4.1 Prozessorbau mit Prozessorbausteinen.- 2.4.2 Prozessor einer 16-Bit-CISC-Architektur.- 2.4.3 Prozessor einer 32-Bit-CISC-Architektur.- 2.4.4 Prozessor einer 32-Bit-RISC-Architektur.- 3 Prozessororganisation und Assemblerprogrammierung.- 3.1 Rechnerbefehle, Assembleranweisungen - vom Problem zum Programm.- 3.1.1 Programmiersprachliche Ausdrucksmittel.- 3.1.2 Programmausführung mittels Assembler und Prozessor.- 3.1.3 Der Einfluß des assoziativen Datenzugriffs auf die Rechnerorganisation.- 3.1.4 Der Einfluß des sequentiellen Datenzugriffs auf die Rechnerorganisation.- 3.2 Adreßrechnung und -modifizierung.- 3.2.1 Register- und Speicheradressierung.- 3.2.2 Registerindirekte Adressierung.- 3.2.3 Basisadressierung.- 3.2.4 Speicherindirekte Adressierung.- 3.2.5 Indexadressierung.- 3.2.6 Adreßtransport.- 3.3 Unterprogramme - Funktionen und Prozeduren.- 3.3.1 Elementare Unterprogrammtechniken.- 3.3.2 Parameterbehandlung.- 3.3.3 Maschinenbefehle und Assemhlerunterstützung für die Unterprogrammtechnik.- 3.3.4 Geschachtelte und rekursive Unterprogrammaufiufe.- 3.4 Makrobefehle.- 3.4.1 Elementare Makroersetzungstechniken.- 3.4.2 Bedingte und strukturierte Assemblierung.- 3.4.3 Implementierung abstrakter Maschinen mittels Makrobefehlstechnik.- 3.4.4 Geschachtelte und rekursive Makroersetzungen.- 3.5 Datentypen, Datenstrukturen und darauf aufbauende Architekturen.- 3.5.1 Die Datentyp-Problematik.- 3.5.2 Datentypen, -strukturen und -formate.- 3.5.3 Gleitkommazahlen.- 4 Systembus- und Speicherorganisation.- 4.1 Datenübertragung zwischen den Systemkomponenten.- 4.1.1 Adressierung prozessorexterner Speicherzellen und Register.- 4.1.2 Abläufe für den Datentransport zwischen Prozessor und Speicher.- 4.1.3 Asynchroner Buszyklus.- 4.1.4 Synchroner Buszyklus.- 4.2 Strukturierung des Adreßraums.- 4.2.1 Aufteilung des Adreßraums mit Statussignalen.- 4.2.2 Auswertung der Adreßsignale.- 4.2.3 Zugriff auf unterschiedliche Datenformate und dynamische Festlegung der Busbreite.- 4.3 Maßnahmen zur Beschleunigung von Speicherzugriffen.- 4.3.1 Verschränkte Speicheradressierung.- 4.3.2 Überlappung von Buszyklen.- 4.3.3 Paralleler Zugriff auf Programm- und Datenspeicher.- 4.3.4 Blockbuszyklus.- 4.4 Cache.- 4.4.1 Problematik.- 4.4.2 Cache-Typen.- 4.4.3 Lade- und Aktualisierungsstrategien.- 4.4.4 Ersetzungsstrategien.- 4.5 Virtueller Speicher.- 4.5.1 Problematik.- 4.5.2 Segmente und Seiten.- 4.5.3 Einstufige Adreßumsetzung.- 4.5.4 Mehrstufige Adreßumsetzung.- 4.5.5 Mehrprogrammhetrieb.- 5 Ein-/Ausgabeorganisation in Einmaster- und Multimaster-/Multiprozessorsystemen.- 5.1 Prozessorinterrupt im Einmastersystem.- 5.1.1 Grundsätzlicher Ablauf.- 5.1.2 Interruptzyklus bei einer einzigen Interruptquelle.- 5.1.3 Interrupt bei mehreren Interruptquellen.- 5.1.4 Unterbrechung und Demaskierung.- 5.1.5 Strukturen von Interruptsystemen.- 5.2 Ein-/Ausgabe im Einmastersystem.- 5.2.1 Prinzipieller Ablauf.- 5.2.2 Interface zwischen Prozessor und Ein-/Ausgabegerät.- 5.2.3 Auswertung und Beeinflussung des Synchronisationsbits.- 5.2.4 Ein-/Ausgabe mit Universal Asynchronous Receiver Transmitter (UART).- 5.3 Busarbitration im Multimaster-/Multiprozessorsystem.- 5.3.1 Grundsätzlicher Ablauf.- 5.3.2 Arbitration bei mehreren weiteren Mastern.- 5.3.3 Strukturen von Arbitrationssystemen.- 5.4 Industrielle Arbitrationssysteme.- 5.4.1 Systeme mit lokaler Arbitration.- 5.4.2 Systeme mit globaler Arbitration.- 5.4.3 Variable Priorisierung.- 5.5 Ein-/Ausgabe im Multimaster-/Multiprozessorsystem.- 5.5.1 Der Einsatz von Controllern im Rechnersystem.- 5.5.2 Ein-/Ausgabe mit Direct Memory Access (DMA).- 5.5.3 Ein-/Ausgabekanal.- 5.5.4 Ein-/Ausgabeprozessor.- Literatur.