VLSI-Entwurf eines RISC-Prozessors
Eine Einführung in das Design großer Chips und die Hardware-Beschreibungssprache VERILOG HDL
Ulrich Golze(Author)
Vieweg+Teubner Verlag
Published on 1. March 1995
Book
Hardback
XXII, 438 pages
978-3-528-05416-8 (ISBN)
Description
Dieses Lehr- und Arbeitsbuch führt in den modernen Entwurf großer Chips ein. Ein großer, leistungsfähiger RISC-Prozessor wird in einer Hardware-Beschreibungssprache (HDL) spezifiziert, hierarchisch entwickelt und schließlich als Gattermodell dem Halbleiterhersteller zur Fertigung übergeben. Das Ergebnis ist ein Semi-Custom-Prozessor mit über 100.000 Bruttogattern und einer Rechenleistung von bis zu 40 MIPS. Das Buch mit Diskette führt auch ausführlich in die HDL VERILOG ein.
More details
Series
Edition
1995
Language
German
Place of publication
Wiesbaden
Germany
Publishing group
Vieweg & Teubner
Target group
Upper undergraduate
Product notice
sewn/stitched
Cloth over boards
Illustrations
42
42 s/w Abbildungen
Bibliography; 42 Illustrations, black and white
Dimensions
Height: 21 cm
Width: 14.8 cm
Weight
800 gr
ISBN-13
978-3-528-05416-8 (9783528054168)
DOI
10.1007/978-3-322-89009-2
Schweitzer Classification
Other editions
Additional editions

Ulrich Golze
VLSI-Entwurf eines RISC-Prozessors
Eine Einführung in das Design großer Chips und die Hardware-Beschreibungssprache VERILOG HDL
Book
04/2014
Vieweg+Teubner Verlag
€69.99
Shipment within 10-15 days

Ulrich Golze
VLSI-Entwurf eines RISC-Prozessors
Eine Einführung in das Design großer Chips und die Hardware-Beschreibungssprache VERILOG HDL
E-Book
11/2013
Vieweg+Teubner Verlag
€54.99
Available for download
Persons
Prof. Dr. Ulrich Golze ist Professor für den Entwurf integrierter Schaltungen an der TU Braunschweig.
Author
Translation
Content
VLSI-Entwurf - RISC-Prozessor - Pipeline-Architektur - Hardware-Beschreibungssprache (HDL) - Einführung in VERILOG HDL - Verhalten und Struktur - Interpreter - Grobstrukturmodell - Gattermodell - Test.