Der RISC-Prozessor TOOBSIE
Hintergrundband zum Buch "VLSI-Entwurf eines RISC-Prozessors" für den Entwurfsspezialisten
Published on 14. June 2012
Book
Paperback/Softback
VIII, 431 pages
978-3-322-89552-3 (ISBN)
Description
Prof. Dr. Ulrich Golze ist Professor für den Entwurf integrierter Schaltungen an der TU Braunschweig.
More details
Edition
Softcover Reprint of the Original 1st 1995 ed.
Language
German
Place of publication
Wiesbaden
Germany
Publishing group
Vieweg & Teubner
Target group
Upper undergraduate
Illustrations
VIII, 431 S.
Dimensions
Height: 244 mm
Width: 157 mm
Thickness: 24 mm
Weight
703 gr
ISBN-13
978-3-322-89552-3 (9783322895523)
DOI
10.1007/978-3-322-89551-6
Schweitzer Classification
Other editions
Additional editions
Ulrich Golze
Der RISC-Prozessor TOOBSIE
Hintergrundband zum Buch "VLSI-Entwurf eines RISC-Prozessors" für den Entwurfsspezialisten
E-Book
03/2013
Vieweg+Teubner Verlag
€29.99
Available for download
Ulrich Golze
Der RISC-Prozessor TOOBSIE
Hintergrundband zum Buch "VLSI-Entwurf eines RISC-Prozessors" für den Entwurfsspezialisten
Book
02/1995
Vieweg+Teubner Verlag
€49.95
Article exhausted; check different version
Persons
Prof. Dr. Ulrich Golze ist Professor fuer den Entwurf integrierter Schaltungen an der TU Braunschweig.
Content
1 Einleitung.- 2 Die Befehle im einzelnen.- 3 Das Interpreter-Modell als VERILOG-Code.- 4 Das Grobstrukturmodell.- 4.1 Die Pipeline-Control-Unit PCU.- 4.2 Die Bus-Control-Unit BCU.- 4.3 Der Branch-Target-Cache BTC.- 4.4 Die Behandlung von Interrupts.- 4.5 Die Systemumgebung.- 4.6 Experimente mit dem Grobstrukturmodell.- 4.7 Quellcode des Grobstrukturmodells.- 5 Das Gattermodell.- 5.1 Hierarchische Gliederung.- 5.2 Der Prozessor-Chip (Ebene 1).- 5.3 Die Pipeline-Stufen (Ebene 2).- 5.4 Die Caches und andere Untermodule (Ebene 3).- 5.5 Schematics.- Literatur und Index.